以FPGA为控制核心，设计一个波形发生器，用示波器观察输出的波形。
FPGA开发板、标准信号源模块和D/A转换芯片，其它器件根据设计需要选择。
1、所设计的波形发生器能够产生正弦波、方波、锯齿波。
2、所产生的信号的幅值和频率可调，波形的选择通过外部输入控制实现。
3、除FPGA开发板和标准信号源模块外，其他的硬件电路如果实验箱上面没有需要自己设计制作。
4、搭建实验平台，用VHDL编写程序，演示所设计的系统的功能。
1、实验演示装置一套，实验室实验箱上有的硬件模块都可以用。
（3）给出所设计系统的原理框图和基本工作原理，所设计系统的部分硬件电路图。
3、通过实验演示和提问的方式给出本次选作实验项目成绩。
以FPGA为控制核心，设计一个简易的数字频率计测量输入信号的频率。
FPGA开发板和标准信号源模块，其它器件根据设计需要选择。
1、所设计的数字频率计能测量的输入信号频率范围为1Hz～99MHz。
2、输入信号的波形可以是正弦波、三角波和方波，并要求把被测信号的频率在数码管上显示出来。
3、除FPGA开发板和标准信号源模块外，其他的硬件电路如果实验箱上面没有需要自己设计制作。
4、搭建实验平台，用VHDL编写程序，演示所设计的系统的功能。
1、实验演示装置一套，实验室实验箱上有的硬件模块都可以用。
（3）给出所设计系统的原理框图和基本工作原理，所设计系统的部分硬件电路图。
3、通过实验演示和提问的方式给出本次选作实验项目成绩。
FPGA开发板和标准信号源模块，其它器件根据设计需要选择。
1、所设计的数字钟用来显示时间（时：分：秒），设计要求精度为1秒。
2、所设计的数字时钟应具有校时、校分的功能，在本设计中这些功能可以用按键来控制。
3、报时分两步实现，计数到整点时（例如11:00:00）报时，采用数字长音表示，每到00分00秒时，则以响一声短音的方式结束报时。
3、除FPGA开发板和标准信号源模块外，其他的硬件电路如果实验箱上面没有需要自己设计制作。
4、搭建实验平台，用VHDL编写程序，演示所设计的系统的功能。
1、实验演示装置一套，实验室实验箱上有的硬件模块都可以用。
（3）给出所设计系统的原理框图和基本工作原理，所设计系统的部分硬件电路图。
3、通过实验演示和提问的方式给出本次选作实验项目成绩。
